



Đại Học Quốc Gia TP.HCM
Trường Đại Học Bách Khoa
Khoa Khoa học và Kỹ thuật Máy tính

Vietnam National University - HCMC
Ho Chi Minh City University of Technology
Faculty of Computer Science and Engineering

ĐỀ CƯƠNG HỌC PHẦN

Course Syllabus

1. Thông tin về học phần (Course information)

1.1. Thông tin tổng quan (General information)

- Tên học phần: **Thiết kế vi mạch**

Course title: **LSI Logic Design**

- Mã học phần (Course ID): **CO3097**

- Số tín chỉ (Credits): **3 (ETCS: 6)**

- Học kỳ áp dụng (Applied from semester): **20221**

- Tổ chức học phần (Course format):

Hình thức học tập (Teaching/study type)	Số tiết/giờ (Hours)	Số tín chỉ (Credits)	Ghi chú (Notes)
Lý thuyết (LT) (Lectures)	30		
Thảo luận (ThL)/Thực hành tại lớp (TH) (Tutorial)	0		
Thí nghiệm (TNg)/Thực tập xưởng (TT) (Labs/Practices)	20		
Bài tập lớn (BTL)/Đồ án (ĐA) (Projects)	15		
Tự học (Self-study)	95		
Khác (Others)	0		
Tổng cộng (Total)	127.5	3	

- Tỷ lệ đánh giá và hình thức kiểm tra/thi (Evaluation form & ratio)

Hình thức đánh giá (Evaluation type)	Tỷ lệ (Ratio)	Hình thức (Format)	Thời gian (Duration)
Thảo luận (ThL)/Thực hành tại lớp (TH) (Tutorial)			
Thí nghiệm (Labs/Practices)	10%		
Bài tập lớn (BTL)/Đồ án (ĐA) (Projects)	30%		
Kiểm tra (Midterm Exam)	20%	Trắc nghiệm (Multiple choice (MCQ))	60 phút (minutes)
Thi (Final Exam)	40%	Trắc nghiệm (Multiple choice (MCQ))	90 phút (minutes)
Tổng cộng (Total)	100%		

1.2. Điều kiện tiên quyết (Prerequisites)

HT/KN: Recommended, TQ: Prereq, SH: Coreq

Mã học phần (Course ID)	Tên học phần (Course title)	Tiên quyết (TQ)/song hành (SH) (Prerequisite - Prereq/Co - requisite - Coreq)
CO1023	Hệ thống số Digital Systems	HT
CO1025	Thiết kế luận lý với hdl Logic Design with HDL	HT

1.3. Học phần thuộc khối kiến thức (Knowledge block)

- Kiến thức giáo dục đại cương (General education)
- Kiến thức giáo dục chuyên nghiệp (Professional education) ☒
 - Kiến thức cơ sở ngành (Foundation) ☒ ◦ Kiến thức ngành (Major) ☒
 - Kiến thức chuyên ngành (Specialty) ☒ ◦ Kiến thức Tốt nghiệp (Graduation)

1.4. Đơn vị phụ trách (Khoa/Bộ môn) (Unit in-charge)

Bộ môn / Khoa phụ trách (Department)	Kỹ Thuật Máy Tính - Khoa Khoa học và Kỹ thuật Máy tính (Faculty of Computer Science and Engineering)
Văn phòng (Office)	Khoa Khoa học và Kỹ thuật Máy tính
Điện thoại (Phone number)	5847
Giảng viên phụ trách (Lecturer in-charge)	Phạm Quốc Cường
E-mail	cuongpham@hcmut.edu.vn

2. Mô tả học phần (Course description)

- Các nội dung chính bao gồm:
- Giới thiệu về thiết kế LSI
 - Các phần tử luận lý và tín hiệu điện tử trên silicon
 - Thiết kế LSI mức luận lý
 - Thiết kế đồng bộ
 - Thiết kế khả kiểm tra và bố trí vi mạch

- The major contents include:
- Introduction to LSI Development
 - Logic elements and Electronic signal on silicon
 - LSI Logic Design
 - Synchronous design
 - Design for testability (DFT) & layout

3. Giáo trình và tài liệu học tập (Course materials)

Sách, Giáo trình chính:
[1] “Digital Integrated Circuit Design: From VLSI Architecture to CMOS Fabrication”, by Hubert Kaeslin, Cambridge University Press, 1st edition (April/2008)

Sách tham khảo:
[2] “Digital Design: Principles and Practices”, by John F. Wakerly, Pearson, 5th edition (Aug/2018)
[3] “Digital Integrated Circuits: A Design Perspective”, by Jan M. Rabaey, Pearson, 2nd edition (Jan/2003)
[4] Slides và Handouts

Textbook:
[1] “Digital Integrated Circuit Design: From VLSI Architecture to CMOS Fabrication”, by Hubert Kaeslin, Cambridge University Press, 1st edition (April/2008)

Reference books:
[2] “Digital Design: Principles and Practices”, by John F. Wakerly, Pearson, 5th edition (Aug/2018)
[3] “Digital Integrated Circuits: A Design Perspective”, by Jan M. Rabaey, Pearson, 2nd edition (Jan/2003)

4. Mục tiêu và kết quả học tập mong đợi (Goals and Learning outcomes)

4.1. Mục tiêu của học phần (Course goals)

Cung cấp cho người học những kiến thức và kỹ năng thiết kế vi mạch LSI tập trung vào các bước tổng hợp, kiểm tra và bố trí vi mạch.
Providing a comprehensive coverage of and skills in LSI designs focusing on synthesis, verification, and layout design.

4.2. Chuẩn đầu ra học phần (Course learning outcomes)

- L.O.1 - Mô tả quy trình thiết kế vi mạch LSI
(Describe the LSI design flow)
 - L.O.1.1 - Mô tả các thành phần luận lý LSI
(Describe LSI logic elements)
 - L.O.1.2 - Mô tả các bước thiết kế trong quy trình thiết kế
(Describe design steps in the LSI design flow)
- L.O.2 - Sử dụng công cụ hỗ trợ thiết kế LSI
(Use LSI EDA tools)
 - L.O.2.1 - Sử dụng công cụ để mô phỏng các thiết kế
(Use simulation tools to simulate design LSI circuits.)
 - L.O.2.2 - Sử dụng công cụ để tổng hợp và kiểm tra vi mạch
(Use synthesis and verification tools)
- L.O.3 - Thiết kế một vi mạch cụ thể
(Design circuits for real problems with LSI logic design flow)
 - L.O.3.1 - Phân tích các yêu cầu thiết kế
(Analyze requirements for the problems)
 - L.O.3.2 - – Thiết kế và hiện thực vi mạch sử dụng quy trình thiết kế mạch LSI
(Design and implement circuits with LSI logic design flow)

5. Phương thức giảng dạy và học tập (Teaching and assessment methods)

5.1. Phương thức giảng dạy (Teaching methods)

STT (No.)	Phương thức giảng dạy (Teaching methods)
1	Phương pháp học tập tích hợp (Blended learning)

5.2. Phương pháp giảng dạy (Teaching activities)

Loại hoạt động (Assessment methods)	Tên loại hoạt động (Compoments activities)	Nội dung (Content)
TES-Kiểm tra giữa kỳ (Midterm exam)	A.O.1 - Kiểm tra cuối kì (Final exam)	Kiểm tra cuối kì (Final exam)
IHW-Bài tập cá nhân về nhà (Individual homework)	A.O.2 - Báo cáo thí nghiệm (Lab report)	Báo cáo thí nghiệm (Lab report)
TES-Kiểm tra giữa kỳ (Midterm exam)	A.O.3 - Kiểm tra giữa kỳ (Midterm)	Kiểm tra giữa kỳ (Midterm)

5.3. Hình thức đánh giá (Assessment methods)

Chuẩn đầu ra chi tiết (Learning outcome)	Hoạt động đánh giá (Evaluation activities)
L.O.1.1-Mô tả các thành phần luận lý LSI (Describe LSI logic elements)	A.O.1-Kiểm tra cuối kì (Final exam) A.O.3-Kiểm tra giữa kỳ (Midterm)
L.O.1.2-Mô tả các bước thiết kế trong quy trình thiết kế (Describe design steps in the LSI design flow)	A.O.1-Kiểm tra cuối kì (Final exam) A.O.3-Kiểm tra giữa kỳ (Midterm)
L.O.2.1-Sử dụng công cụ để mô phỏng các thiết kế (Use	A.O.1-Kiểm tra cuối kì (Final exam)

<i>simulation tools to simulate design LSI circuits.)</i>	A.O.3-Kiểm tra giữa kỳ (Midterm)
L.O.2.2-Sử dụng công cụ để tổng hợp và kiểm tra vi mạch (<i>Use synthesis and verification tools</i>)	A.O.1-Kiểm tra cuối kì (Final exam) A.O.3-Kiểm tra giữa kỳ (Midterm)
L.O.3.1- Phân tích các yêu cầu thiết kế (<i>Analyze requirements for the problems</i>)	A.O.1-Kiểm tra cuối kì (Final exam) A.O.2-Báo cáo thí nghiệm (Lab report)
L.O.3.2-- Thiết kế và hiện thực vi mạch sử dụng quy trình thiết kế mạch LSI (<i>Design and implement circuits with LSI logic design flow</i>)	A.O.1-Kiểm tra cuối kì (Final exam) A.O.2-Báo cáo thí nghiệm (Lab report)

5.4. Hướng dẫn cách học (Study guidelines)

- Tài liệu (slide bài giảng) được đưa lên BKeL hàng tuần. Sinh viên tải về, in ra và mang theo khi lên lớp học.
- Sinh viên làm thêm các bài tập và đọc thêm trong sách
- Sinh viên nên đi học đầy đủ và làm bài tập trong quá trình học sẽ giúp tiết kiệm thời gian trong quá trình ôn thi giữa kỳ và cuối kỳ.
- Đối với phần thực hành, sinh viên tham gia đầy đủ các buổi thí nghiệm và nộp lại báo cáo thí nghiệm ngay cuối giờ thí nghiệm.

*Slides are provided weekly on BKeL. Students can download, print, and use them in class when attending lectures
Students should attend regular lectures and do exercises in class or at home.
This will surely help them to learn the course effectively and will obtain a satisfactory achievement for the course.
For the lab and tutorial, students should also attend and do the work.*

6. Nội dung chi tiết của học phần (Course content)

L.O. Chuẩn đầu ra chi tiết (Detailed learning outcomes)

A. Hoạt động đánh giá (Assessment activity)

Lec. Hoạt động dạy Giảng viên (Lecturer)

Stu. Hoạt động học Sinh viên (Student)

Buổi (Session)	Nội dung (Content)	Hoạt động dạy và học (Lecturing)
1	1. Introduction to LSI Development 1.1. Semiconductor products. 1.2. LSI Development Flow. 1.3. LSI Design Flow and methodologies. 1.4. An example. (1. Introduction to LSI Development 1.1. Semiconductor products. 1.2. LSI Development Flow. 1.3. LSI Design Flow and methodologies. 1.4. An example.)	• L.O.1.2 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures) • L.O.1.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures)
2-3	2. Logic elements and Electronic signal on silicon 2.1. Digital logic and CMOS circuit. 2.2. Logic gate on silicon. 2.3. Electronic signal propagation on silicon. 2.4. Problem with electronic signal. (2. Logic elements and Electronic signal on silicon 2.1. Digital logic and CMOS circuit. 2.2. Logic gate on silicon. 2.3. Electronic signal propagation on silicon. 2.4. Problem with electronic signal.)	• L.O.2.1 [A.O.1 , A.O.3] ◦ Lec: Thuyết giảng (Thuyết giảng) ◦ Stu: Nghe giảng (Nghe giảng) • L.O.2.2 [A.O.1 , A.O.3] ◦ Lec: Hướng dẫn thí nghiệm (Lab instructions) ◦ Stu: Thực hành (Practice)
4-7	3. LSI Logic Design 3.1. Design and modeling. 3.2. RTL logic design and verification. 3.3. Logic synthesis and cell base design. 3.4. Gate level design and verification. 3.5. Layout design and verification. (3. LSI Logic Design 3.1. Design and modeling. 3.2. RTL logic design and verification.	• L.O.3.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures) • L.O.3.2 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures)

	3.3. Logic synthesis and cell base design. 3.4. Gate level design and verification. 3.5. Layout design and verification.)	
8	4. Synchronous design 4.1. Timing issue of logic data. 4.2. Synchronous design and Static Timing Analysis (STA). (4. Synchronous design 4.1. Timing issue of logic data. 4.2. Synchronous design and Static Timing Analysis (STA).)	• L.O.3.2 [A.O.1 , A.O.2] ◦ Lec: Hướng dẫn thí nghiệm (Lab instructions) ◦ Stu: Thực hành (Practice) • L.O.3.1 [A.O.2] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures)
9-10	4. Synchronous design 4.1. Timing issue of logic data. 4.2. Synchronous design and Static Timing Analysis (STA). (4. Synchronous design 4.1. Timing issue of logic data. 4.2. Synchronous design and Static Timing Analysis (STA).)	• L.O.3.1 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng (Lecture) ◦ Stu: Nghe giảng (listen to lectures)
10	6. Layout design 6.1. Layout design flow. 6.2. Design for manufacturing. (6. Layout design 6.1. Layout design flow. 6.2. Design for manufacturing.)	• L.O.3.2 [A.O.1 , A.O.2] ◦ Lec: Thuyết giảng (lecture) ◦ Stu: Nghe giảng (listen to lectures)

7. Yêu cầu khác về học phần (Other course requirements and expectations)

8. Biên soạn và cập nhật đề cương (Editing information)

- Đề cương được biên soạn vào năm học học kỳ (Syllabus edited in year-semester): **20221**
- Đề cương được chỉnh sửa lần thứ (Editing version): **DCMH.CO3097.3.1**
- Nội dung được chỉnh sửa, cập nhật, thay đổi ở lần gần nhất (The latest editing content):

(*)Sinh viên sẽ phải tự học và giảng viên sắp giờ linh hoạt hàng tuần phản hồi thắc mắc và hỗ trợ sinh viên làm BTL.

(*) Students have to self-study and the lecturer responds to questions and supports students to do projects.

TRƯỞNG KHOA
(Dean)

CHỦ NHIỆM BỘ MÔN
(Head of Department)

Tp.Hồ Chí Minh, ngày 3 tháng 9 năm 2022
HCM City, September 3 2022
CB PHỤ TRÁCH LẬP ĐỀ CƯƠNG
(Lecturer in-charge)